Chip123創新論壇's Archiver

adamsnet 發表於 2008-10-10 11:19 PM

關於PLL的頻寬

我看書上說;m`D9AM Ma
"迴路頻寬太小則迴路反應慢"
']0e@y5U+DD7D 我想不透這是啥意思...QQ;_#O6Rg*b

jDS%h:m5F 以前學的頻寬應該是定義w3db(high) - w3db(low)!w"i0[~r s:W
所以直觀就是操作範圍要在頻寬內$a8N6wA8VytZ%d
但最近看了一些書L&I"VT,oN|1m4^
有點搞混8z [ZW|1L$Z:r
想請問各位頻寬有沒有代表啥物理意思4L}(dn2b
(ex:追的速度快之類的)
%Hb*?"{8U+] 感嗯

layoutarthur824 發表於 2008-10-11 03:54 PM

迴路頻寬~~  要看電子學  迴路頻寬~~  要看電子學 SJ%?(I!t[o
這樣教你   你才比較懂  你先看看書 我之後再回你

apiapia 發表於 2009-1-7 11:09 PM

迴路頻寬小,迴路反應慢  也會造成鎖定時間變慢
K tXxy$}M"Fd3V 但此得到的優點是得到較低的phase noise

nesty.tseng 發表於 2009-1-9 02:57 PM

對PLL來說,
{5A7L9gW}&Yk0_.fr'd 頻寬大 -> lock快 -> 但是jitter較大
$ZDL(kQ Mf 頻寬小 -> lock慢 -> 但是jitter較小

Sgw 發表於 2009-1-11 08:47 PM

:E 感謝樓上的分享!!原來PLL的頻寬有這樣作用,先前我也是不知道呢!!

jinwar 發表於 2009-2-3 04:02 PM

所以說這是設計PLL的trade off.6h2W"}w)N'z:R
人人都想要jitter小, 但又Lock快的電路.

BIJM 發表於 2009-6-12 01:39 PM

這就是PLL的精隨阿!!

讓小弟我來稍作說明一下!!6zc6N%s pw_

WIx@2Ywr Type2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電9eg8xT"_u

3I%wh2}v x%QC ] 所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係f _f tX MS

Y7z8~ h8sGh&m 而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...8m0L \EN7?j

x} wJ1I/~ -------------------------------------------------
5kCH%U\i 8J5tH)m0W3H
用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)
;wV![Jlff\x
gY$\.L)cD 1. 設計時若取"大"迴路頻寬,計算出的濾波器電容值較小,在電流量一定的條件下,每一次充放電的位準增加較快;
T i(l e H_ag
&~5A1F%L"w| 2. 設計時若取"小"迴路頻寬,計算出的濾波器電容值較大,在電流量一定的條件下,每一次充放電的位準增加較慢;5Tqn7f/v6kmA1v

G1N)z3] i9] 以簡單數學式來看 : [color=Blue]大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小) [/color]
F/Z9i(kQ l.i
GG*y&Pg| G1l 由以上關係式又可得知 : 大BW時修正變化量大,所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量,所以鎖定時間會拉長
8Fg:~Q|'vd
#K3YE@|jRd 總結 : @V1}dF E5}
q L3Irw;k
[color=Red]大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快
K]!J;r8es+T0Trh R !J4~5|%C&q+dT.Gb
小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢[/color]
u&F g/xE!h -------------------------------------------------
D'X M0t:c
i/N_qu3`p 但在抖動方面沒有一定的定論,因為你要看NOISE是從哪裡來
)o {x2_D(T}3FB:O E9q$}(}4ih|2Q.k
1. 一般來說,若當系統的輸入訊號有較大的抖動時,如時脈與資料回復電路的應用,則此時必需選取一個較小的迴路頻寬,因為整迴路可看成為低通濾波器,若你迴路頻寬設定的越小,將可抑制越多輸入的雜訊
F1{4v6oe%~
0h xtY7c f7tR:{#Y 2. 但是若系統要求一非常穩定的輸出,如頻率合成器的應用,則迴路頻寬就必需設定稍微大一點,因為電壓控制振盪器為一高通的特性,頻寬越大,將可以抑制越多高頻的雜訊。+iC9IY O7HT

f O/s;Ma(XBa 因此在設計鎖相迴路或是延遲鎖定迴路時,如何選取迴路頻寬值是沒有一定的答案,6f:q]2j)bg
tY1h}!~x
迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性,要視應用而定
#g}b dy3\ 3v5quH+W ~
以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~

garyinhk 發表於 2009-6-12 04:17 PM

瓦,很多內容,謝謝各位大大~:[I$L|"v%uX C
謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~

jesseyu 發表於 2009-6-15 11:42 AM

Very good answer, I've learned a lot

pk741214yhj 發表於 2009-6-18 11:40 PM

B大好厲害喔~!!!
*_wM_Sj-hv 超感謝B大的講解~!!!
8ST9v lFh$KI 剛好跟大大有著相同的問題~^^

brooo 發表於 2009-6-19 01:14 PM

謝謝B大的解釋
^8MHBfaOK2}
9RFQ9meSJ L 最近也是在想這些問題0G6P8T2D-|tOrn8z
'nT1yf&F2z$^ o:\
但是沒有像七樓大大這樣完整的思考

analogsword 發表於 2009-6-23 05:08 PM

谢谢上面的解释
A u+T&X@j 真的很详细 透彻
:ucA(sM`/v 谢谢了
BY)r n:IU:^ vT :victory: :victory: :victory: :victory:

gyamwoo 發表於 2009-7-13 04:04 AM

建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。:)

roman123 發表於 2009-7-24 01:37 PM

感謝大大的解說和提出,最近正朝向這專案邁進。:)

deltachen 發表於 2009-11-24 02:50 PM

Very good answer, I've learned a lot

頁: [1]

Powered by Discuz! Archiver 7.2  © 2001-2009 Comsenz Inc.