[問題求助] 如何預估 spice netlist 的 area ?

bighuang

假設我有一個 spice netlist, $ P8 O. R, Q* i3 z! ?  t! y
請問有沒有可以預估這個 netlist 大致在 layout 完後area 大小的相關軟體. 或方法
' H( p& \! I/ e( a' u1 _* f謝謝大家

sjhor

看是數位的  還是  類比的!!
" y0 c4 W3 }' ~通常數位的比較好估，因為每一個 cell 都有 chip size，所以 total chip size 與你所使用的 cell 有關，所以可以估算。
+ Q4 F, q) L' H2 Z. ?7 Q) J類比部分  通常是概算吧!! 先 layout 一些 cell，然後就可以粗估了，拉線可能再乘以1~2倍吧！7 J6 F  L3 F5 S; D* H$ ^, N
最後再加上 ESD/ sealring 等相關的應用之面積。這些都是一個概念值!!

emcthomas

跑線的area若不算的話是可以寫program來預估" W  J  R: o+ [$ v* j
以一個10/0.5的device為例,
  z; o7 X! t& Z1 ~3 tx = 10 (Width) + 1 (假使active to active spceing為1的話)=11
2 I/ C) Q" g: d: UY= 0.5(length) + 0.25(假使ploy to contact minimum rule=0.25的話)*2(有2邊) + 1(contact size)*2( 有2邊) + 1 (假使active to active spceing為1的話) =4
5 O+ R3 J+ v9 Y可得此MOS size為X*Y = 44 um^2
  L% [( T0 i$ [' T# htotal area即為所有MOS的總和

yangbala

這算法看起來是直覺的方法，
0 a8 t$ _- m8 j* `% e; B+ x與實際佈局面積仍有差距，
9 t, ?3 ~4 f5 S$ s2 L畢竟layout會用到很多技巧，& y) K  ]6 l" w2 r4 Y
如何降低估算面積與實際面積之間的誤差，
! E( Z! |3 m% k$ S( ~+ l# p. D這應該是很多layout工程師的經驗吧!
2 ?/ G6 _2 U+ v4 J可惜教科書上也沒有講到很詳細的估算法則

kennyfu340126

看這本書吧他有講簡單的如何估計
) a( g+ t& g) {* O2 p* f6 M: G9 X) N, iNeil H.E. Weste and David Harris, CMOS VLSI Design: a Circuits and Systems Perspective, 3rd ed., Addison Wesley, 2005
' f) K6 A8 H+ V) y8 m他大概有獎到一點