[問題求助] pn junction的esd如何畫比較好？

gyamwoo

我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
" N' i) A! }! Z也可以解 anttena rule的錯誤。其電路圖如下：
7 Z9 C: W' T. r: g& C/ x
4 U& I8 x+ M! c/ s4 m* l/ ^: |而我畫的layout圖如下：# ]6 `5 O7 d8 f: x9 y0 t* O
) x- v) r7 f3 t

: L, z- u0 w0 F+ o$ p4 w我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
- s( \$ x. Z# o. y' i我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
0 e2 _$ e5 S, l! P1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
# u- S7 e7 X& _- T9 b: {2.導通電流多大？跟pn接面的面積有沒有關係
/ z2 x+ Q' L5 E4 i1 q% d& h3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係- W" q! z; Q  F, ]
8 b6 s: n! S2 v! H
拜託有人能給我一點指引，謝謝。

ritafung

diode 是需要power clamp來配合的.而power clamp可以是GGNMOS, SCR, RCGTNMOS等.
+ }; R9 t- y- r- adiode 的好處是面積少,對fine pitch的pad來說是非常好用的. 但是我們要注意diode 跟clamp的距離不能太遠!) X9 `) K& i* y) }' y/ E. K; |
diode 的通電能力是跟周界有關係的.而diode 的area是跟電容有關係的.所以,如果要針對high speed 的digital pin,diode 確實是很好的方案! # C3 x" N6 Y, X+ h2 d

( ]- b. N6 |7 f0 D9 S& ^( n4 T9 U但你要千萬記得diode是不能單獨使用的,它的reverse breakdown 是非常差的!

iamif520

怎麼都看不到圖片呢?
5 u9 A/ \+ Z: ?. @- n是沒回應嗎XD

CHIP321

: a3 V/ S# A: G

0 B- o5 O  \2 g8 |9 j通常我们IO的ESD会选用fab提供的结构，尤其是数字部分，diode做ESD在效率上没有GGNMOS或者SCR结构高，
, o  v4 K/ f# x, k% n9 \4 r- i通常会用在两个需要做简单隔离的 地或者电源 之间才会采用这样的结构，
+ U1 W$ v$ N% y1 `# @+ X  t+ r击穿电压与面积无关，只与PN注入浓度相关，但是小尺寸，导通内阻大，能量耗散面积小，结构比较脆弱。
/ I. r4 J/ t$ i' j具体VBR值手册会给出的，电流就很难说了，要参考HBM 模型来仿。
0 V4 O( `7 x1 n6 r( K两个管子size有同PAD面积一样的差不多应该可以zap到2k，cont的接触尽量均匀一致，可以参考ESD Circuits and devices - Steven H.Voldman

gyamwoo

補上
" O. L1 U6 B0 V; G* K電路圖的連結：
( V2 t+ @0 q/ I/ D9 |1 ^  E0 n% D& o: q" Z0 K7 ^0 M
layout 圖的連結：
/ I7 V, S3 E/ g, l* ~" M