|

- UID
- 36465
- 帖子
- 7
- 主題
- 0
- 精華
- 0
- 積分
- 224
- 感謝
- 0 點
- RDB
- 24 元
- 閱讀權限
- 20
- 在線時間
- 22 小時
|
15#
發表於 2009-7-1 01:53 PM
| 只看該作者
因為 SystemC 可以囊括 high level abstraction 從 behavior -> transaction -> RTL, 所以學習 SystemC 可以從目的來分類:" Z# i, N/ v7 E* t) g( t7 S2 A
5 E& L( O% h& R+ s% x4 G如果你想做的是 RTL/testbench writig.
% q2 |8 {! C# u: M; F底下這一本提供一組 SystemC 在語法上的 subset, 可以說是把 SystemC 當做 Verilog 來用: `0 U' r! l# B' r$ |, K
"A SystemC Primer," by J. Bhasker
2 E9 h/ s+ a5 o
& u9 T3 i: l& o! [ I# N: l- q6 d如果你想做的是 modeling/TLM.
) O+ M7 e# n. T0 @/ h這邊難的地方在於會用到大量 C++ 的 class, template, 以及 object oriented 的觀念, 強烈建議要對 C++ 的 OOP 有點觀念:
! @; c3 \% Z, Z"SystemC: From The Ground Up," by David C. Black and Jack Donovan/ U3 `, F* f& O) X* q: a( j, A
"System Design with SystemC," by Thorsten Grotker, Stan Liao, Grant Martin, Stuart Swan
8 X& k+ R3 M1 b/ h; h' d- B4 c# q
4 V9 [! l9 ^# x% M6 [5 M一般 research.
# v F* i+ [7 p$ X. q* l包含較多觀念, platform, simulator kernel, simulation speed, verification 的探討:5 j Y: z* v" Y# @4 u
"Systemc: Methodologies and Applications," by Wolfgang Muller, Wolfgang Rosenstiel, Jurgen Ruf
4 q5 Y5 g$ M. {. Q M @"Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems," by Frank Ghenassia9 F0 A/ c7 i1 O+ c# t# m+ q! I
, [$ T0 J& I$ L4 x8 [. |; CSystemC 相關的 spec.
# s# [1 a; V8 K2 d如果要 implement hierarchical channel, 光靠 "SystemC: From The Ground Up" 我想可能不夠, IEEE 1666 SystemC LRM 可能可以協助更了解每個所用到的 class, 以及各個 class 間的 relationship. TLM-2.0 目前有 OCP-IP 和 Greenbus 已經採用 (commercial tool 的 bus model 可能也有用). SCV 我個人尚未成功 compile, 可能麻煩其它先進補充 :: e8 h4 I5 ?5 j# ~7 M
IEEE 1666-2005 Standard SystemC Language Reference Manual (LRM)
9 p7 C W) n8 |5 kOSCI TLM-2.0 USER MANUAL
- A; m+ ?+ ^2 j* ESystemC Verification Library (SCV)6 q0 F& e" E/ U) o9 n
上面三個都可以由這個網址下載: http://www.systemc.org/downloads/standards/ |
-
1
評分人數
-
|